PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-237551

(43) Date of publication of application: 13.09.1996

(51)Int.CI.

HO4N 5/335 H01L 27/148

(21)Application number : 07-035126

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

23.02.1995


(72)Inventor: KIMATA MASAAKI

(54) SOLID-STATE IMAGE PICKUP DEVICE AND DRIVING METHOD FOR THE SAME

(57)Abstract:

PURPOSE: To reduce noise and to reduce power consumption by providing plural steps of a shift register and in a circulation loop for connecting the input to the first step and the output from the final step of the plural steps of a shift register in a vertical charge transfer element driving circuit.

CONSTITUTION: Signal charges transferred in vertical charge elements 130, 230 and 330 are temporarily stored in storage gates 140, 240 and 340 and transmitted to a horizontal charge transfer element 500 while controlled with the transfer by storage control gates 150, 250 and 350. A preamplifier 600 generates a voltage signal corresponding to the amount of a signal charge outputted from the element 500, and the signal charge is outputted to the outside. A picture element sequence selecting circuit 800 is composed of shift registers and a driving circuit 900 for the vertical charge transfer elements applies the clock signal of drive to the respective gate electrodes of the elements 130, 230 and 330. The circuit 900 is set by an initializing circuit 1000 for



vertical charge transfer element drive for initialization and the output from the final step of the circuit 900 and the first step of the circuit 900 are connected by circulation loop wiring 1100.

LEGAL STATUS

[Date of request for examination]

19.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration [Date of final disposal for application]

[Patent number]

(3) Japanese Patent Application Laid-Open No. 08-237551 (1996)
"SOLID-STATE IMAGE DEVICE AND DRIVING METHOD THEREOF"
The following is an English translation of an extract of the above application.

5

10

The present invention relates to a solid-state image device which performs reading every one line or a pair of horizontal lines, and a method of driving the same. A vertical charge transfer element driving circuit 900 mounted on the solid-state image device comprises an initial state setting circuit 1000 for setting an initial state of a shift register constituting the vertical charge transfer element driving circuit 900 and a circulation loop 1100 for connecting the output from the final step of the shift register and the input to the first step of the shift register.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-237551

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl.*
H 0 4 N 5/335
H 0 1 L 27/148

識別配号 广内整理番号

FI

技術表示箇所

H04N 5/335 H01L 27/14

P B

審査請求 未請求 請求項の数18 OL (全 20 頁)

(21)出願番号

特度平7-35126

(71)出願人 000006013

三菱電機株式会社

(22)出願日

平成7年(1995)2月23日

東京都千代田区丸の内二丁目2番3号

(72) 発明者 木股 雅章

尼崎市塚口本町八丁目1番1号 三菱電機

株式会社半導体基礎研究所內


(74)代理人 弁理士 高田 守 (外4名)

(54) 【発明の名称】 固体摄像素子及びその駆動方法

(57)【要約】

【目的】 CSD方式の固体撮像素子及びその駆動方法 において、低消費電力化と高効率電荷転送を同時に実現 する。

【構成】 1つまたは1組の水平ライン毎に読み出す固体撮像素子およびその駆動方法において、固体撮像素子上に搭載された垂直電荷転送素子駆動回路900に、該垂直電荷転送素子駆動回路900を構成するシフトレジスタの初期状態を設定する初期状態設定回路1000とシフトレジスタの最終段の出力と初段入力を接続する循環ループ1100を備えた。



【特許請求の範囲】

【請求項1】 光検出器が2次元に配列した光検出器アレイと、前記光検出器に蓄積された信号電荷を画案列選択回路により選択された光検出器毎に垂直電荷転送素子駆動回路によって顧欠読み出す垂直電荷転送素子とを備えた固体撮像素子であって、一水平帰線期間内に1本または1組の水平ライン毎に光検出器に蓄積された信号電荷を垂直電荷転送素子に読みだし、前記垂直電荷転送素子に読みだし、前記垂直電荷転送素子に読みだし、前記垂直電荷転送素子に読み出された信号電荷を前記水平帰線期間に続く水平期間に光検出器アレイの外部に転送するように動作する固体撮像素子において、垂直電荷転送素子駆動回路が、クロックで動作するトランスファゲートとこれに接続されるインバータにより各段が構成される複数段のシフトレジスタと、該複数段のシフトレジスタの初段の入力と最終段の出力を接続する循環ループとを備えたことを特徴とする固体撮像素子。

【請求項2】 シフトレジスタにシフトレジスタ初期状態設定回路を備えたことを特徴とする請求項1に記載の固体撮像素子。

【請求項3】 シフトレジスタの各段が、第1のクロッ 20 クで動作する第1のトランスファゲート、該第1のトランスファゲートに接続される第1のインバータ、第2のクロックで動作する第2のトランスファゲート、及び該第2のトランスファゲートに接続され該第2のトランスファゲートにより前記第1のインバータの出力が入力制御される第2のインバータを備え、シフトレジスタ初期状態設定回路がトランジスタから構成され、該トランジスタの一端が前記シフトレジスタの第1のトランスファゲートと第1のインバータに接続され、他の一端が初期設定すべき状態に対応した電源に接続され、前記2つの30端子の導通を制御するゲートが第3のクロックに接続されることを特徴とする請求項2に記載の固体撮像素子。

【請求項4】 各段のシフトレジスタの出力から構成されるクロックパターンの1サイクルを構成する複数段のシフトレジスタのうち、連続する少なくとも2段のシフトレジスタに備わるシフトレジスタ初期状態設定回路の初期設定すべき状態に対応した電源に接続される端子が、他の段のシフトレジスタのシフトレジスタ初期状態設定回路の該端子とは異なる電位に接続されることを特徴とする請求項3に記載の固体撮像素子。

【請求項5】 循環ルーブに、シフトレジスタの初期状態の設定を行うパターンを循環ルーブ外の回路から入力するための切替手段を設けたことを特徴とする請求項1 に記載の固体撮像素子。

【請求項6】 シフトレジスタの初期状態を設定するパターンを循環ループ外の回路から入力するための切替手段が、循環ループに設けた第1のMOSトランジスタと、該第1のMOSトランジスタと該シフトレジスタの初段入力との間に設けられ外部からのパターン入力を制御する第2のMOSトランジスタとで構成されることを 50

特徴とする請求項5に記載の固体撮像素子。

【請求項7】 外部から入力されるバターンとして、バターン記憶部に格納したシフトレジスタの初期状態設定パターンを用いることを特徴とする請求項6 に記載の固体撮像素子。

【請求項8】 シフトレジスタの各段の出力を並列に分岐して、該一方の出力を前記シフトレジスタ内のインバータより駆動能力の大きいインバータまたはバッファを介して、垂直電荷転送素子に読み出された信号電荷を次段の垂直電荷転送素子に転送するための垂直電荷転送素子が一トへ出力することを特徴とする請求項1乃至7のいずれか1項に記載の固体操像素子。

【請求項9】 シフトレジスタの各段の出力を並列に分岐して、該一方の出力をトランスファゲートを介して垂直電荷転送素子に読み出された信号電荷を次段の垂直電荷転送素子に転送するための垂直電荷転送素子ゲートへ出力することを特徴とする請求項1万至8のいずれか1項に記載の固体撮像素子。

【請求項10】 初段のシフトレジスタの入力と循環ループで接続される最終段のシフトレジスタにおいて、該最終段のシフトレジスタの中で最終段に配置されたインバータの駆動能力が、他の各段のシフトレジスタのそれぞれ最終段に配置されたインバータの駆動能力より高いととを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像素子。

【請求項11】 初段のシフトレジスタの入力と循環ループで接続される最終段のシフトレジスタにおいて、該最終段のシフトレジスタの中で最終段に配置されたインバータの後段に該インバータより駆動能力の高いバッファを用いたことを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像素子。

【請求項12】 光検出器が2次元に配列した光検出器 アレイと、前記光検出器に蓄積された信号電荷を画素列 選択回路により選択された光検出器毎に垂直電荷転送素 子駆動回路によって順次読み出す垂直電荷転送素子とを 備えた固体撮像素子であって、一水平帰線期間内に1本 または1組の水平ライン毎に光検出器に蓄積された信号 電荷を垂直電荷転送索子に読みだし、前記垂直電荷転送 **素子内に読み出された信号電荷を前記水平帰線期間に続** く水平期間に光検出器アレイの外部に転送するように動 作する固体撮像素子において、垂直電荷転送素子駆動回 路が、クロックで動作するトランスファゲート、該トラ ンスファゲートに接続されるインバータにより各段が構 成される複数段のシフトレジスタ、該シフトレジスタか ら発生される垂直電荷転送索子駆動用のクロックの数が 2次元に蓄積された信号電荷を水平期間に一走査分を読 み出すのに必要な数であって、少なくとも垂直方向に配 置した光検出器の個数の2倍の数のクロックを発生させ る手段を備えたことを特徴とする固体撮像素子。

【請求項13】 垂直電荷転送素子駆動回路の垂直電荷

転送素子駆動用のクロックを発生させる手段が、記憶装置に格納されたシフトレジスタの駆動パターンにより駆動されたシフトレジスタであることを特徴とする請求項12に記載の固体撮像素子。

【請求項14】 垂直電荷転送索子駆動回路の垂直電荷転送索子駆動用のクロックを発生させる手段が、2次元に蓄積された信号電荷を水平期間に一走査分を読み出すのに必要な数であって、少なくとも垂直方向に配置した光検出器の個数の2倍の数のシフトレジスタを直列に接続して構成されることを特徴とする請求項12に記載の 10 固体撮像素子。

【請求項15】 光検出器が2次元に配列した光検出器 アレイと前記光検出器に蓄積された信号電荷を画素列選 択同路により選択された光検出器毎に垂直電荷転送素子 駆動回路によって順次読み出す垂直電荷転送素子を備え た固体撮像素子の駆動方法であって、垂直電荷転送素子 駆動回路が、クロックで動作するトランスファゲートと これに接続されるインバータにより各段が構成される複 数段のシフトレジスタから構成され、一水平帰線期間内 に1本または1組の水平ライン毎に光検出器に蓄積され 20 た信号電荷を垂直電荷転送素子に読みだし、前記垂直電 荷転送索子内に読み出された信号電荷を前記水平帰線期 間に続く水平期間に光検出器アレイの外部に転送する固 体撮像素子の駆動方法において、外部クロックにより垂・ 直電荷転送素子駆動回路の各段のシフトレジスタの入力。 段をそれぞれリセットし所定電位に設定する第1のステ ップと、各段のシフトレジスタのトランスファゲートと それに接続されるインバータを介して出力された信号を 並列に分岐して、一方を垂直電荷転送素子に読み出され た信号電荷を次段の垂直電荷転送索子に転送するための 30 垂直電荷転送素子ゲートを駆動するクロック信号とする 第2のステップと、前段のシフトレジスタ内の出力で並 列に分岐された他方の出力を次段のシフトレジスタにそ れぞれ入力し、且つ最終段のシフトレジスタの出力で並 列に分岐された他方の出力を初段のシフトレジスタに入 力する第3のステップとを備え、以降第2と第3のステ ップを繰り返すことを特徴とする固体撮像素子の駆動方 法。

【請求項16】 外部クロックにより各段のシフトレジスタの入力段をリセットする第1のステップを、電源の 40投入時、垂直帰線期間または水平帰線期間に行うことを特徴とする請求項15に記載の固体撮像素子の駆動方法。

【請求項17】 第1のステップで連続する少なくとも2段のシフトレジスタにおいてリセットされ設定される電位が、他の段と異なる電位であることを特徴とする請求項15に記載の固体撮像素子の駆動方法。

【請求項18】 第2のステップにおいて、各段のシフトレジスタの第2のインバータの出力の一方を、トランスファゲートを介して垂直電荷転送素子ゲートへ入力

し、画案列選択回路が動作している間は前記トランスファゲートをオフ状態とすることを特徴とする請求項15 乃至17のいずれか1項に記載の固体撮像素子の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、光検出器が2次元に配列した固体撮像素子及びその駆動方法に関するもので、特にその素子の駆動回路及び駆動方法に特徴を有する固体撮像素子及びその駆動方法に関するものである。【0002】

[従来の技術] 図16は、例えば特公昭63-3886 6号公報や雑誌IEEE Journal of So lid State Circuits. VOL. S C-22、pp. 1124-1129に示されている従 来のCSD (Charge Sweep Devic e) 方式の固体撮像素子(イメージセンサ)の構成を示 すブロック図である。図は簡単のため、水平方向の画素 数を3画素、垂直方向の画素数を8画素としているが、 実際には通常水平方向も垂直方向も数百画素程度であ る。図において、信号電荷は、光検出器2111~21 18、2211~2218、2311~2318から、 垂直電荷転送素子2130、2230、2330へとト ランスファゲート2121~2128、2221~22 28、2321~2328により転送制御される。垂直 電荷転送素子(垂直CCD) 2130、2230、23 30内に転送されてきた信号電荷を一時的に蓄積ゲート 2140、2240、2340で蓄積し、蓄積ゲート2 140、2240、2340から水平電荷転送素子(水 平CCD) 2500へと、信号電荷は蓄積制御ゲート2 150、2250、2350により転送制御される。水 平電荷転送素子2500から出力されてくる信号電荷の **量に応じて、プリアンプ2600は電圧信号を発生し、** 出力2700される。画素列選択回路2800はシフト レジスタから構成され、垂直電荷転送素子の駆動回路2 900は垂直電荷転送素子2130、2230、233 0の各ゲート電極に駆動のクロック信号を与える。な お、便宜上図中の符号は一部省略している。

【0003】図17は、画素列選択回路とトランスファゲートとの接続を示す図である。図において、画素列選択回路2800の各段2801~2808が各水平列のトランスファゲート2121~2128、2221~2228、2321~2328と接続されている。例えば、画素列選択回路2801、トランスファゲート2121、2221、2321が順に接続されている。【0004】図18は、垂直電荷転送素子駆動回路2800の各段2901~2908は垂直電荷転送素子又130、2230、2330の各ゲート電極2131~2138、2

231~2238、2331~2338の水平方向に並んだ各列毎に接続され、各ゲートにクロックを与えている。例えば、垂直電荷転送素子駆動回路の2901は、ゲート電極2131、2231、2331を接続し、この接続されたゲート電極にクロックを与えるようになっている。

【0005】次に動作について説明する。図19は、画 素列選択回路が発生するクロックのタイミングを示した 図である。図において、横軸は時間軸でゆ2801~ゆ 2808はそれぞれ図17における画素列選択回路の各 10 段2801~2808が発生するクロックを示してい る。クロック信号は図16における蓄積ゲート214 0、2240、2340に近い画素列選択回路の段から 発生し、即ち図17の画素列選択回路2808から画素 列選択回路2801方向(下から順に上方)へ発生し、 一水平期間毎に一水平ラインを選択するように動作す る。なお、画素列選択回路の下からn段目の出力が" H"レベルになってから下からn+1段目が"H"レベ ルになるまでの時間は一水平期間であり、一水平期間は 水平走査期間(固体撮像素子の一水平ラインを走査する 20 時間:図中tHで示した)と水平帰線期間(水平走査期 間の終了から次の一水平ラインを走査開始するまでの時 間)との和である。

【0006】図20は図16のA-A 断面のポテンシ ャル状態を示す図で、従来の固体撮像素子の垂直電荷転 送の動作を説明する図である。また、図21は図20に 示す垂直電荷転送索子駆動回路の各出力と蓄積ゲート、 蓄積制御ゲート、水平電荷転送素子の1水平期間内のク ロックタイミング図の各タイミングT1~T7に対応す るチャネル電位を示している。図において、ゆ2901 ~ φ 2 9 0 8 は垂直電荷転送素子駆動回路の各段 2 9 0 1~2908から発せられ、ゲート電極2131~21 38に印加されるクロックを示している。また、φS T、 φSCはそれぞれ蓄積ゲート2140、蓄積制御ゲ - ト2150に印加されるクロックで、 φ H は水平C C D2500の中の蓄積制御ゲート2150に接続される ゲート電極2501に印加されるクロックである。図2 0では、画案列選択回路2800により信号がトランス ファゲート2121~2128に印加され、それぞれの 光検出器から垂直電荷転送素子2130に信号電荷が読 40 みだされた後の状態からの動作を示している。1つの画 素からの信号電荷QS1、QS2は、図20に示すよう な動作の後蓄積ゲート2140の下に集められる。この 動作の間、水平CCD2500は動作を続けている。続 く水平帰線期間に蓄積ゲート2140に集められた信号 電荷は、蓄積制御ゲート2150を通して水平電荷転送 累子に転送され、次の水平期間に水平CCD2500、 プリアンプ2600を通して順次素子から出力される。 [0007]上述した従来の技術は、それぞれ接続され ているトランスファゲート2121~2128、222

1~2228、2321~2328と垂直電荷転送素子のゲート電極2131~2138、2231~223 8、2331~2338を共通の電極で構成した構成や、画素選択をインターレース走査する方式も採用されており、垂直電荷転送素子の駆動は例に示したもの以外も可能である。

[0008] 垂直電荷転送素子駆動回路2900は単純なシフトレジスタでも構成できるが、本例に示すような4相クロックを発生する場合、シフトレジスタ方式ではシフトレジスタへの駆動パターン入力の状態が常にオン・オフが繰り返され、1画素づつの出力サイクル毎に異なるため、シフトレジスタへの入力パターンが外部クロックとして必要となり、これが画像の上に固定パターン維音として現れる。

【0009】との固定パターン雑音を除くため、上記従 来例に示す固体撮像素子内で垂直電荷転送素子用の4相 駆動クロックを発生する場合、図22に示すような外部 4相クロックを用いた回路を用いている。図22は、従 来の固体撮像素子の垂直電荷転送素子駆動回路を示す回 路構成図である。図23は、図22の垂直電荷転送索子 駆動回路を動作させるクロックのクロックタイミング図 である。図において、4相の外部クロックのC1~のC 4によりシフトレジスタ内のトランジスタのゲートを制 御し、VH(H電位)またはVL(L電位)の出力で内 部クロックゆ2901~ゆ2908を発生させる。さら に、原理的には内部クロックを介することなく図22に 示す外部クロックで垂直電荷転送素子を直接駆動させる こともできる。しかし、垂直電荷転送索子のゲート数は 非常に多く、このゲートを全て直接駆動させると、駆動 のために回路として過大な駆動能力が必要とされると と、及び一水平期間に高速に垂直電荷転送を行う必要が あること等により、現実には直接駆動は不可能であり、 各ライン毎にドライブする回路を持った図22に示すよ うな回路が用いられる。

[0010]上記で説明した垂直電荷転送素子を4相クロックで駆動する方式では、固定バターン雑音を低減することができる。しかし、少なくとも垂直方向に配置した画素数を4で割った数のクロック数を垂直電荷転送素子駆動回路の各出力が発生する必要があり、各クロック・サイクル時間には全てのゲートの電位が変化する。との動作は、大きな容量を高速に充放電することに相当しており、垂直電荷転送素子が消費する電力は非常に大きくなってしまう。

【0011】消費電力を抑制するために、垂直電荷転送 素子の駆動方法を上記の4相からさらに多相化すること によって、他の特性に影響を与えないで低消費電力化を 達成することは原理的には可能である。しかし、多相化 によって外部から入力するクロックの数が増えるため、 外部との配線が増加しこれが熱源あるいは伝熱手段とな るため、特に素子を冷却する必要のある赤外線用の固体 損像素子への適用は困難であった。

【0012】一方、垂直電荷転送素子駆動回路の消費電 力を低減する他の駆動方法が、特公昭63-38865 号公報、特公昭63-38866号公報及び雑誌IEE EJournal of Solid State C ircuits, VOL. SC-22, pp. 112 4-1129の中で提案されている。 図24は従来の固 体撮像索子の垂直電荷転送の他の方法を示す、ポテンシ ャル図である。また、図25は図24の動作に用いる垂 直電荷転送索子駆動回路のクロックタイミング図であ る。図24に示すような駆動方法を実現するための垂直 電荷転送素子駆動回路は通常のシフトレジスタで構成さ れていればよい。シフトレジスタのスタート信号が外部 から入力されるので、出力信号にはスタート信号に起因 した雑音が現れるが、とのスタート信号は一水平期間に 1回のみで、水平帰線期間内に入力することが可能であ るため、このスタート信号に起因した雑音が画像にとっ て問題になることはない。

【0013】上記方法によれば、必要とされる外部クロックの数を増加させるととなく、各クロックサイクルに 20 充放電されるラインは1ラインずつとなり、消費電力は小さくなる。しかし、この駆動方法では図24中T1~ T4の例からも分かるように、信号電荷が垂直電荷転送 紫子2900内で広がってしまい転送効率が低下するという問題があった。

[0014]

【発明が解決しようとする課題】従来のCSD方式の固体撮像素子の垂直電荷転送においては上記のように行われていたので、素子として低消費電力化と高効率電荷転送を同時に実現することができなかった。

【0015】この発明は上記のような問題点を解消するためになされたもので、CSD方式の固体撮像素子及びその駆動方法において、素子の駆動回路へ外部から入力するクロックの数を増やすことなく、高効率の電荷転送を維持し、さらに雑音を増大させることなく低消費電力化が可能な、即ち垂直電荷転送素子駆動回路を構成するシフトレジスタの駆動を外部からのパターン入力なしで少数の外部入力クロックで実質的な多相駆動を行う、垂直電荷転送素子駆動回路を搭載した固体撮像素子及びその駆動方法を提供するものである。

[0016]

【課題を解決するための手段】 請求項1の発明に係る固体撮像素子は、光検出器が2次元に配列した光検出器アレイと、前記光検出器に蓄積された信号電荷を画素列選択回路により選択された光検出器毎に垂直電荷転送素子駆動回路によって順次読み出す垂直電荷転送素子とを備えた固体撮像素子であって、一水平帰線期間内に1本または1組の水平ライン毎に光検出器に蓄積された信号電荷を垂直電荷転送素子に読みだし、前記垂直電荷転送素子内に読み出された信号電荷を前記水平帰線期間に続く

水平期間に光検出器アレイの外部に転送するように動作する固体撮像素子において、垂直電荷転送素子駆動回路が、クロックで動作するトランスファゲートとこれに接続されるインバータにより各段が構成される複数段のシフトレジスタと、該複数段のシフトレジスタの初段の入力と最終段の出力を接続する循環ループとを備えたものである。

[0017] 請求項2の発明に係わる固体撮像素子は、 請求項1において、シフトレジスタにシフトレジスタ初 10 期状態設定回路を備えたものである。

【0018】請求項3の発明に係わる固体撮像素子は、請求項2において、シフトレジスタの各段が、第1のクロックで動作する第1のトランスファゲート、該第1のトランスファゲートに接続される第1のインバータ、第2のクロックで動作する第2のトランスファゲートに接続され該第2のトランスファゲートに接続され該第2のトランスファゲートに接続され該第2のトランスファゲートにより前記第1のインバータの出力が入力制御される第2のインバータを備え、シフトレジスタ初期状態設定回路がトランジスタから構成され、該トランジスタの一端が前記シフトレジスタの第1のトランスファゲートと第1のインバータに接続され、他の一端が初期設定すべき状態に対応した電源に接続され、前記2つの端子の導通を制御するゲートが第3のクロックに接続されることを規定するものである。

[0019] 請求項4の発明に係わる固体撮像素子は、 請求項3において、各段のシフトレジスタの出力から構成されるクロックパターンの1サイクルを構成する複数 段のシフトレジスタのうち、連続する少なくとも2段の シフトレジスタに備わるシフトレジスタ初期状態設定回 路の初期設定すべき状態に対応した電源に接続される端 子が、他の段のシフトレジスタのシフトレジスタ初期状態設定回路の該端子とは異なる電位に接続されることを 規定するものである。

【0020】請求項5の発明に係わる固体撮像素子は、請求項1において、循環ループに、シフトレジスタの初期状態の設定を行うバターンを循環ループ外の回路から入力するための切替手段を設けたことを規定するものである。

[0021]請求項6の発明に係わる固体撮像素子は、 請求項5において、シフトレジスタの初期状態を設定す るパターンを循環ループ外の回路から入力するための切 替手段が、循環ループに設けた第1のMOSトランジス タと、該第1のMOSトランジスタと該シフトレジスタ の初段入力との間に設けられ外部からのパターン入力を 制御する第2のMOSトランジスタとで構成されること を規定するものである。

[0022]請求項7の発明に係わる固体撮像素子は、 請求項6において、外部から入力されるのパターンとし て、パターン記憶部に格納したシフトレジスタの初期状 50 態設定パターンを用いることを規定するものである。

[0023]請求項8の発明に係わる固体撮像素子は、 請求項1乃至7において、シフトレジスタの各段の出力 を並列に分岐して、該一方の出力を前記シフトレジスタ 内のインバータより駆動能力の大きいインバータまたは バッファを介して、垂直電荷転送索子に読み出された信 号電荷を次段の垂直電荷転送索子に転送するための垂直 電荷転送索子ゲートへ出力することを規定するものであ る。

[0024]請求項9の発明に係わる固体撮像素子は、 請求項1乃至8において、シフトレジスタの各段の出力 10 を並列に分岐して、該一方の出力をトランスファゲート を介して垂直電荷転送素子に読み出された信号電荷を次 段の垂直電荷転送素子に転送するための垂直電荷転送素 子ゲートへ出力することを規定するものである。

【0025】請求項10の発明に係わる固体撮像素子 は、請求項1乃至9において、初段のシフトレジスタの 入力と循環ループで接続される最終段のシフトレジスタ において、該最終段のシフトレジスタの中で最終段に配 置されたインバータの駆動能力が、他の各段のシフトレ ジスタのそれぞれ最終段に配置されたインバータの駆動 20 能力より高いことを規定するものである。

【0026】請求項11の発明に係わる固体撮像素子 は、請求項1万至9において、初段のシフトレジスタの 入力と循環ループで接続される最終段のシフトレジスタ において、該最終段のシフトレジスタの中で最終段に配 置されたインバータの後段に該インバータより駆動能力 の高いバッファを用いたことを規定するものである。

[0027]請求項12の発明に係わる固体撮像素子 は、光検出器が2次元に配列した光検出器アレイと、前 記光検出器に蓄積された信号電荷を画素列選択回路によ 30 り選択された光検出器毎に垂直電荷転送素子駆動回路に よって順次読み出す垂直電荷転送素子とを備えた固体撮 像素子であって、一水平帰線期間内に1本または1組の 水平ライン毎に光検出器に蓄積された信号電荷を垂直電 荷転送素子に読みだし、前記垂直電荷転送素子内に読み 出された信号電荷を前記水平帰線期間に続く水平期間に 光検出器アレイの外部に転送するように動作する固体撮 像素子において、垂直電荷転送素子駆動回路が、クロッ クで動作するトランスファゲート、該トランスファゲー トに接続されるインバータにより各段が構成される複数 40 段のシフトレジスタ、該シフトレジスタから発生される された信号電荷を水平期間に一走査分を読み出すのに必 要な数であって、少なくとも垂直方向に配置した光検出 器の個数の2倍の数のクロックを発生させる手段を備え たものである。

[0028]請求項13の発明に係わる固体撮像素子 は、請求項12において、垂直電荷転送索子駆動回路の 垂直電荷転送素子駆動用のクロックを発生させる手段 が、記憶装置に格納されたシフトレジスタの駆動パター 50 ップにおいて、各段のシフトレジスタの第2のインバー

ンにより駆動されたシフトレジスタであることを規定す るものである。

【0029】請求項14の発明に係わる固体撮像素子 は、請求項12において、垂直電荷転送素子駆動回路の 垂直電荷転送索子駆動用のクロックを発生させる手段 が、2次元に蓄積された信号電荷を水平期間に一走査分 を読み出すのに必要な数であって、少なくとも垂直方向 に配置した光検出器の個数の2倍の数のシフトレジスタ を直列に接続して構成されることを規定するものであ

【0030】請求項15の発明に係わる固体撮像素子の 駆動方法は、光検出器が2次元に配列した光検出器アレ イと前記光検出器に蓄積された信号電荷を画素列選択回 路により選択された光検出器毎に垂直電荷転送素子駆動 回路によって順次読み出す垂直電荷転送索子を備えた固 体撮像素子の駆動方法であって、垂直電荷転送素子駆動 回路が、クロックで動作するトランスファゲートとこれ に接続されるインバータにより各段が構成される複数段 のシフトレジスタから構成され、一水平帰線期間内に1 本または1組の水平ライン毎に光検出器に蓄積された信 号電荷を垂直電荷転送素子に読みだし、前記垂直電荷転 送索子内に読み出された信号電荷を前記水平帰線期間に 続く水平期間に光検出器アレイの外部に転送する固体撮 像素子の駆動方法において、外部クロックにより垂直電 荷転送素子駆動回路の各段のシフトレジスタの入力段を それぞれリセットし所定電位に設定する第1のステップ と、各段のシフトレジスタのトランスファゲートとそれ に接続されるインバータを介して出力された信号を並列 に分岐して、一方を垂直電荷転送素子に読み出された信 号電荷を次段の垂直電荷転送素子に転送するための垂直 電荷転送素子ゲートを駆動するクロック信号とする第2 のステップと、前段のシフトレジスタの出力で並列に分 岐された他方の出力を次段のシフトレジスタにそれぞれ 入力し、且つ最終段のシフトレジスタの出力で並列に分 岐された他方の出力を初段のシフトレジスタに入力する 第3のステップとを備え、以降第2と第3のステップを 繰り返すものである。

[0031]請求項16の発明に係わる固体撮像素子の 駆動方法は、請求項15において、外部クロックにより シフトレジスタの入力段をリセットする第1のステップ を、電源の投入時、垂直帰線期間または水平帰線期間に 行うことを規定するものである。

【0032】請求項17の発明に係わる固体撮像素子の 駆動方法は、請求項15において、第1のステップで連 続する少なくとも2段のシフトレジスタにおいてリセッ トされ設定される電位が、他の段と異なる電位であるこ とを規定するものである。

【0033】請求項18の発明に係わる固体撮像素子の 駆動方法は、請求項15乃至17において、第2のステ

タの出力の一方を、トランスファゲートを介して垂直電 荷転送索子ゲートへ入力し、画素列選択回路が動作して いる間は前記トランスファゲートをオフ状態とすること を規定するものである。

[0034]

[作用] この発明の請求項1に係わる固体撮像素子は、 垂直電荷転送索子駆動回路を循環ループを有する複数段 のシフトレジスタで構成したので、シフトレジスタを駆 動させるためのパターン入力を逐一外部から与えること なく、シフトレジスタ駆動の繰り返しパターンを得るこ 10 とができる。

[0035] との発明の請求項2に係わる固体撮像素子 は、垂直電荷転送索子駆動回路のシフトレジスタにシフ トレジスタ初期状態設定回路を備えたので、シフトレジ スタを駆動させるためのパターン入力を初期設定するこ とができる。

[0036]との発明の請求項3に係わる固体撮像素子・ は、シフトレジスタが、第1のクロックで動作する第1 のトランスファゲート、該第1のトランスファゲートに 接続される第1のインバータ、第2のクロックで動作す 20 る第2のトランスファゲート、及び該第2のトランスフ ァゲートに接続され該第2のトランスファゲートにより 前記第1のインパータの出力が入力制御される第2のイ ンバータを備え、シフトレジスタ初期状態設定回路がト ランジスタから構成され、酸トランジスタの一端が前記 シフトレジスタの第1のトランスファゲートと第1のイ ンバータに接続され、他の一端が初期設定すべき状態に 対応した電源に接続され、前記2つの端子の導通を制御 するゲートが第3のクロックに接続されるので、3つの 外部クロックによりインバータの入出力が制御できる複 30 数のシフトレジスタにより所望のバターン入力を形成す ることができる。

[0037] この発明の請求項4に係わる固体撮像素子 は、各段のシフトレジスタの出力から構成されるクロッ クパターンの1サイクルを構成するシフトレジスタのう ち、連続する少なくとも2段のシフトレジスタの初期状 態設定回路の電位を他の段とは異なる電位としたので、 シフトレジスタの駆動により少なくとも2段分電位の異 なるクロック信号を発生してれが順次次段に伝達される ので、このクロック信号により駆動するゲート数が少な 40 くしかも多相のクロック信号を発生することができる。 [0038] この発明の請求項5に係わる固体撮像素子

は、循環ループにシフトレジスタの初期状態の設定を行 うパターンを循環ループ外の回路から入力するための切 替手段を設けたので、切替手段を制御するだけで、任意 のパターンを循環ループ内のシフトレジスタに入力する ことができる。

[0039]との発明の請求項6に係わる固体撮像索子 は、シフトレジスタの初期状態を設定するパターンを循 環ループ外の回路から入力するための切替手段を、循環 50 したので、外部クロックの数を減らすことができる。

ループに設けた第1のMOSトランジスタと、該第1の MOSトランジスタと該シフトレジスタの初段入力との 間に設けられ外部からのパターン入力を制御する第2の MOSトランジスタとで構成したので、簡便な構成で切 替が可能となる。

【0040】との発明の請求項7に係わる固体撮像素子 は、外部から入力されるパターンとして、パターン記憶 部に格納したシフトレジスタの初期状態設定パターンを 用いたので、任意に形成したパターンを容易にシフトレ ジスタに入力することができる。

【0041】との発明の請求項8に係わる固体撮像素子 は、シフトレジスタの各段の出力を並列に分岐した一方 の出力を、前記シフトレジスタ内のインバータより駆動 能力の大きいインバータまたはバッファを介して垂直電 荷転送索子ゲートへ出力したので、安定動作を得るため にある程度高い電圧が必要なシフトレジスタ部と垂直電 荷転送索子ゲートへの低電圧出力部(ドライバ部)とを 分けて構成することができる。

【0042】この発明の請求項9に係わる固体撮像素子 は、シフトレジスタの各段の出力を並列に分岐した一方 の出力を、トランスファゲートを介して垂直電荷転送素 子ゲートへ出力したので、外部クロックによりトランス ファゲートを制御することでシフトレジスタの各段の出 力の垂直電荷転送索子ゲートへの送出を制御できる。

【0043】との発明の請求項10に係わる固体撮像素 子は、最終段のシフトレジスタの中で最終段に配置され たインバータの駆動能力を、他の各段のシフトレジスタ のそれぞれ最終段に配置されたインバータの駆動能力よ り高くしたので、循環ループに連結する最終段のシフト レジスタの中の最終段に配置されたインバータの負荷を 安定に負うことができる。

[0044] この発明の請求項11に係わる固体撮像素 子は、最終段のシフトレジスタの中で最終段に配置され たインバータの後段に該インバータより駆動能力の高い バッファを用いたので、循環ループに連結する最終段の シフトレジスタの中の最終段に配置されたインバータの 負荷を安定に負うことができる。

【0045】との発明の請求項12に係わる固体撮像素 子は、2次元に蓄積された信号電荷を一走査分を読み出 すのに必要な数のシフトレジスタ駆動用クロックを発生 させる手段を備えたので、一走査分の外部クロックの数 を減らすことができる。

【0046】との発明の請求項13に係わる固体撮像素 子は、記憶装置に格納されたシフトレジスタ駆動パター ンに従って駆動したシフトレジスタにより、必要な数だ けクロックを容易に発生させることができる。

[0047] この発明の請求項14に係わる固体撮像素 子は、2次元に蓄積された信号電荷を一走査分を読み出 すのに必要な数のシフトレジスタを直列に接続して構成 【0048】この発明の請求項15に係わる固体撮像素子の駆動方法は、垂直電荷転送素子駆動回路に備わる複数段のシフトレジスタを初期設定した後、外部クロックにより順次そのパターンを次段のシフトレジスタへの送出するとともに各段の出力を垂直電荷転送素子のゲート電極駆動信号に用い、最終段のシフトレジスタの出力を初段のシフトレジスタへの入力としてシフトレジスタの駆動パターンを循環させたので、多くの外部クロックを必要としないで、シフトレジスタの駆動が可能となる。【0049】この発明の請求項16に係わる固体撮像素 10子の駆動方法は、外部クロックにより各段のシフトレジスタの入力段をリセットする第1のステップを、電源の投入時、垂直帰線期間または水平帰線期間に行うので、リセット用外部クロックに起因する雑音が発生しても、画像に影響を与えることはない。

【0050】との発明の請求項17に係わる固体撮像素子の駆動方法は、請求項15において、第1のステップで連続する少なくとも2段のシフトレジスタにおいてリセットされ設定される電位が、他の段と異なる電位であるので、異なる電位でリセットされたシフトレジスタか20 らは異なるクロック信号が発せられ、この異なるクロック信号により垂直電荷転送索子に任意のポテンシャル井戸を形成することができる。さらに、少なくとも2段分でポテンシャル井戸が仕切られるので、クロックの遷移時においても十分なポテンシャルバリアとなる。

【0051】との発明の請求項18に係わる固体撮像素子の駆動方法は、請求項15乃至17において、第2のステップにおいて、各段のシフトレジスタの第2のインバータの出力の一方を、トランスファゲートを介して垂直電荷転送素子ゲートへ入力し、画素列選択回路が動作 30している間は前記トランスファゲートをオフ状態としたので、垂直電荷転送素子駆動回路と垂直電荷転送素子のゲート電極を電気的に完全に分離したり接続したり制御することが可能となる。

[0052]

【実施例】

実施例1.以下、この発明の一実施例について説明する。まず、垂直電荷転送素子(垂直CCD)について説明する。CCDは、P型半導体上に薄い酸化膜を隔てて電極を配置し、電極に正電位を与えることにより電極直 40下の半導体中にポテンシャルの井戸を作り、その井戸内に少数キャリアである電子を一時貯え、後続する電極に正電位を与えて井戸を移動させることにより電荷を順送りするものである。

【0053】以下、図を用いて説明する。図1は、この 発明の一実施例による固体撮像素子の構成を示すブロッ ク図である。図2は、この発明の固体撮像素子の画素列 選択回路とトランスファゲートとの接続を示す図であ る。図3は、この発明の固体撮像素子の垂直電荷転送素 子駆動回路と垂直電荷転送素子のゲート電極との接続を 50 2012、Q013のインパータとQ015、Q016 のインパータ)と2つのオーバーラッブしないクロック のインパータ)と2つのオーバーラッブしないクロック のインパータとQ015、Q016 のインパータ)と2つのオーバーラップしないクロック ののえば初段ではQ011、Q014)が垂直電荷転送 素子駆動回路900を構成しており、各段の最初のトラ ンスファゲートの後ろのノード30(例えば初段ではN

示す図である。図4は、との発明の一実施例による固体 撮像素子の垂直電荷転送素子及び垂直電荷転送素子駆動 回路の構成と各タイミングにおける垂直電荷転送索子内 のチャンネルポテンシャル図で、図1のYーY'断面の ポテンシャル状態を示している。図5は、図4の垂直電 荷転送索子駆動回路の発生するクロックのクロックタイ ミング図である。図において、信号電荷なは、光検出器 110a~110x, 210a~210x, 310a~ 310xから、垂直電荷転送索子130、230、33 0へとトランスファゲート120a~120x、220 a~220x、320a~320xにより転送制御され る。垂直電荷転送素子(垂直CCD)130、230、 330内に転送された信号電荷は一時的に蓄積ゲート1 40、240、340で蓄積され、蓄積制御ゲート15 0、250、350により転送制御され、水平電荷転送 素子(水平CCD)500へと送出される。 ブリアンブ 600は、水平電荷転送索子500から出力されてくる 信号電荷の量に応じた電圧信号を発生し、信号電荷は外 部へ出力700される。画素列選択回路800(各段は 800a~800x) はシフトレジスタから構成され、 垂直電荷転送素子の駆動回路900(各段は900a~ 900x) は垂直電荷転送素子130、230、330 の各ゲート電極に駆動のクロック信号を与える。シフト レジスタからなる垂直電荷転送素子駆動回路900は、 初期状態を設定する垂直電荷転送素子駆動初期状態設定 回路1000により初期状態を設定する。垂直電荷転送 素子駆動回路900の最終段の出力と垂直電荷転送素子 駆動回路900の初段は循環ループ配線1100により 接続される。

14

[0054] とこでは垂直方向の画素を24個とし、垂直電荷転送素子130のゲート電極1301~1324を24個垂直方向に配置した例について示している。 t1~t12のタイミングにおいて、垂直電荷転送素子の各ゲート電極1301~1324は図5に示す通りである。なお、垂直電荷転送素子230、330の各電極は230a~230x、330a~330xである。また、便宜上図中の符号は一部省略している。

【0055】図6は、垂直電荷転送索子駆動回路900を中心とした回路図で、CMOS回路で構成した例を示している。概ね従来のCMOS回路構成に垂直走査回路駆動初期状態設定回路1000と循環ループ1100が付加された構成である。図において、シフトレジスタの各段は2つのCMOSインバータ10(例えば初段ではQ012、Q013のインバータとQ015、Q016のインバータ)と2つのオーバーラップしないクロックのC1とのC2が印加されるトランスファゲート20(例えば初段ではQ011、Q014)が垂直電荷転送素子駆動回路900を構成しており、各段の最初のトランスファゲートの浴スのノード30(例えば初段ではN

01)を所定のクロックφRで所定の電圧(図4ではV SSまたはVDD; VSSは接地電位、VDDは+電源 電位) にリセットするトランジスタ40 (例えば初段で はQ01R) が<u>垂直走査回路駆動初期状態設定回路10</u> 00を構成している。図6では省略しているが、図5の ような、すなわち連続した2段を他の段と異なる電位と しこのパターンを次段へ伝達するような、クロックを作 るためにゅ1313、ゅ1314を発生している回路で はリセットトランジスタの接続はφ1301、φ130 2を発生している回路と同じ接続(入力ノードがリセッ トされたときにVSSに接続される)となっており、そ の他の各段ではリセット時入力ノードがVDDに接続さ れるようにリセットトランジスタを配置している。

【0056】次に、この発明の動作について説明する。 まず、少なくともデバイスに電源が投入されたときのR を入力してシフトレジスタの入力段をリセットする。と の時øC1、øC2はLレベルでありトランスファゲー ト10はOFF状態である。この状態では、1段目、2 段目、13段目、14段目のN01、N02、N13、 N14は接地電位(vss)となり、これを第1のインパー タ10に入力するとPMOSのソース電極はVDD、一・ 方NMOSのソース電極はVSSであるため、各段

(1、2、13、14段) の第1のインバータはPMO Sがオンとなり、第1のインバータの出力はVDDレベ ルとなる。次に、oC2がHレベルになり、各段の第2 のトランスファゲート20が0Nすると、各段で第1の インバータの出力(VDD)が第2のインバータ10に入力 される。第2のインバータにおいても、PMOSのソー ス電極はVDD、一方NMOSのソース電極はVSSで あるため、第2のインバータではNMOSがオン、第2 30 のインバータの出力はVSSレベルとなる。即ち、ゆ1 301, \$\phi 1302, \$\phi 1313, \$\phi 1314 \text{dVSS}\$ レベルとなる。

[0057] 一方、他の段(1、2、13、14段を除 く段) についてその動作を第3段を例として説明する。 レジスタの入力段はリセットされる。この時 Φ C 1、 Φ C2はLレベルでありトランスファゲート10はOFF 状態である。この状態でNO3はVDDとなり、これを これを第1のインパータ10に入力するとPMOSのソ 40 - ス電極はVDD、一方NMOSのソース電極はVSS であるため、第3段の第1のインバータはNMOS(Q 033)がオンとなり、第1のインバータの出力はVS Sレベルとなる。次に、oC2がHレベルになり、各段 の第2のトランスファゲート20(Q034)がオンと なると、各段で第1のインバータの出力(VSS)が第2の インバータ10に入力される。第2のインバータにおい ても、PMOSのソース電極はVDD、一方NMOSの ソース電極はVSSであるため、第2のインバータでは PMOS (Q035)がオンとまり、第2のインバータ 50 容易であり、多相化するほど低消費電力化の効果が大き

の出力はVDDベルとなる。即ち、 φ1303はVDD レベルとなる。

【0058】以上の動作で、図5のタイミングtlにお けるクロック状態が実現される。次に

のC1がHレベル になり、第1のトランスファゲートがONすると、各段 の出力が次段の第1のインバータ入力に加わる。例え は、最終段の出力φ1324は循環ループ配線1100 を通して初段のインバータの入力に加わる。この状態 で、第1のインバータ入力ノード、NO2、NO3、N 14、N15はVSSレベルとなり、他の段の第1のイ ンバータ入力ノードはVDDレベルとなる。即ち、上記 で説明した初期の状態が1段ずつずれることになる。従 って、第3段ではNO3がVSSとなり、第1のインバ - タではPMOS (Q032) がオンとなり、第1のイ ンバータの出力はVDDとなる。次に、中C2がHレベ ルになると、第2のインバータにVDDが入力され、N MOS (Q036) がオンとなり、VSSが出力され る。即ち、VSSレベルとなる出力はゆ1302、ゆ1 30.3、 φ1314、 φ1315で、他の出力はVDD 20 レベルとなる。この状態は図3のタイミング t2 におけ るクロック状態に相当する。こうした動作を繰り返すこ とで

o

C

o

が

H

レベル

になる

たび

に

V

S

S

レベル

となる 出力が一段ずつ移動し図5のようなクロックが生成され る。その他の段ではNO3~N12、N15~N24は VDDレベルとなり、これらの段の第1のインバータの 出力はVSSレベルとなる。

【0059】図5のクロックは図4のtl~tl2に示 すポテンシャル状態を作り、信号電荷は図で左から右へ 転送される。

[0060]上記で示した例では、実質的には12相の クロックで駆動したことになる。この場合、24段の垂 直電荷転送索子では信号電荷を1ゲート分右へ転送する のに4つのゲートに印加されるクロック電圧のみが変化 している。一方、従来のように4相駆動を行った場合、 同じ24段の垂直電荷転送素子では1ゲート分の転送を 行うのに12個のゲートに印加するクロックを変化させ る必要があり、同一距離の転送に対し、上記の実施例に 比べ充放電する容量が3倍になり、同一駆動電圧では3 倍消費電力が大きくなる。本発明のように、全シフトレ ジスタ数に対しあるクロックタイミングにおいて駆動す るシフトレジスタ数の占める割合が小さい程、即ち駆動 しているシフトレジスタが少ない程、消費電力を低減す ることができる。そのため、シフトレジスタの出力がH レベルがLより多く、レジスタの出力が変化する(レジ スタが駆動することに相当) 個数が全体の半分より少な い方が望ましい。

[0061]上の実施例では、12相駆動の場合を示し ているが、垂直電荷転送索子駆動初期状態設定回路の設 計を変更することで、さらに多相駆動を実現することは いてとは言うまでもない。 垂直電荷転送素子駆動初期状態設定回路の設計変更は、各段のリセットトランジスタ40(図6中Q01R~Q24R)の接続をどの電圧にするか等により、簡便に行うことができる。

17

【0062】また、このように動作させることは、垂直電荷転送素子内に占める信号蓄積面積の割合を大きくでき、最大転送電荷量を増大させる点でも効果的である。信号蓄積面積は、図4のポテンシャル図の高レベル部に囲まれた低レベル部の面積、即ち井戸の広さ(幅)、に相当するため、本実施例のように、多相化され、各段のシフトレジスタの出力変化が少ないとその面積は大きくなる。一方、12相でポテンシャル井戸が仕切られており、電荷はその井戸の幅内に拘束されることになり、従来例の図24で示したような垂直に配置した素子全てに渡って広がることはなく、従来問題となっていた電荷転送効率の低下は解消される。また、上記実施例は連続するシフトレジスタ2段分のクロック信号でポテンシャル井戸を仕切っているが、少なくとも2段あればクロック信号の遷移時においても、十分にポテンシャルバリアを形成できる。20

[0063]また、上記実施例ではLレベルの出力に挟まれたHレベルの出力の数は同じとしているが、これは必ずしも同じでなくても消費電力低減の効果が得られる。

[0064]また、本発明では垂直電荷転送素子初期状態設定回路と循環ループを設けたので、外部から駆動バターンを入力する必要がなく、駆動状態では各タイミングで状態が変化する内部クロックの数が同じであるため、出力とクロックの結合による固定バターン雑音は発生しない。

[0065] 上記実施例で動作に必要なクロックと電源の数は、φC1、φC2、φR、VDD、VSSの5つで、従来の4相駆動方式に比べ1つ少なくなっており、との点でも、装置構成上、装置機能上(冷却、安定性等)、価格等の面で有利である。

[0066]上記実施例では、各段は同じ回路で構成されているが、最終段の第2のインバータの駆動負荷は垂直電荷転送素子と循環ループ1100となるため、負荷容量が大きくなる。そのため、最終段の第2のインバータのトランジスタのチャネル幅を大きくするか、上記インバータと循環ループの間にバッファをいれる回路構成とすれば、シフトレジスタとしての動作の安定化を図ることができる。

【0067】また、上記実施例では、垂直電荷転送素子 駆助回路のリセットを電源投入時に行っているが、リセットは最低限との電源投入時に行えばよく、水平および 垂直帰線期間毎に行うととも可能である。この場合はリセットクロックとして水平または垂直帰線期間に変化するクロック、例えば、ゆST等とクロックを共用することが可能となり、入出力ピン数を減らすこともできる。 【0068】実施例2.以下、この発明の実施例を図について説明する。図7は、本発明の固体撮像素子の垂直電荷転送案子駆動回路を中心とした回路図である。図において、シフトレジスタからなる垂直電荷転送案子駆動回路900は、循環ループを形成する配線1100により接続され、初段の入力の接続を選択するクロックゆSC、のPIにより、MOSトランジスタ60(Qsc)、MOSトランジスタ70(Qpi)が操作され、接続切替可能な循環ループを構成する。

【0069】図8は、本発明の循環ループ方式とCMOSトランジスタで構成されたシフトレジスタとの接続を示す図である。実施例1の図6におけるリセットトランジスタ及びクロックのRが省略され、循環ループに外部との切替手段(クロックにより動作するMOSトランジスタ)が設けられている。図9は、図7、8に示した切替手段を用いた場合の初期のクロックタイミングを示す図である

【0070】次に、動作について説明する。図9のクロ ックタイミング図に示すように、電源が投入され紫子が 20 動作を開始する前に ΦΡΙをΗレベル、 ΦSCをLレベ ルに設定して、シフトレジスタ900の初段入力端子を 外部クロックφSPにつなぐ。このときMOSトランジ スタ60 (Qsc) はOFFであり、シフトレジスタの 循環ループ1100はトランジスタMOSトランジスタ 60 (Qsc) で切断されている。この状態でシフトレ 0の内部状態を初期設定する。シフトレジスタ900の 段数だけシフトレジスタ900を駆動させると、シフト レジスタ900全体の初期状態が設定される。初期状態 の設定が終わった時点で ϕ PIをLレベル、 ϕ SCをH レベルにし、循環ループを形成し、外部クロックのSP 入力を切り放す。その後シフトレジスタ900を駆動す ると実施例1と同様に循環する多相駆動クロックを発生 させることができる。一旦動作が始まると内部状態は一 義的に決まり初期設定は不要で、且つ外部クロックによ るノイズは低減する。

[0071]上記実施例では、実施例1と比べてのRが不要となる一方、動作に必要なクロックの数は3つ(のSP、のPI、のSC)増えるが、全体の素子数は各段のリセットトランジスタが不要な分だけ減少する。さらに、駆動のために初期設定のクロックパターンは外部入力クロックのSPを変更することで容易に変えることができ、フレキシブルな駆動が可能となる。

【0072】実施例3.以下、との発明の別の実施例を図について説明する。図10はこの発明の別の実施例を示すブロック図である。本実施例では実施例2の外部クロック入力のSPを、駆動パターンを記憶する垂直電荷転送案子駆動パターン記憶装置1001を用いて、予めシフトレジスタの駆動パターンを設記憶装置1001に記憶50格納しておき、電源投入時に該記憶装置1001に記憶

された駆動バターンでシフトレジスタ900を初期設定 する。以下の動作は実施例2と同様である。

19

【0073】上記実施例2、3においても、各段は同じ 回路で構成されているが、最終段の第2のインバータの 駆動負荷は垂直電荷転送索子と循環ループ1100とな るため、負荷容量が大きくなる。そのため、実施例1と 同様に最終段の第2のインバータのトランジスタのチャ ネル幅を大きくするか、上記インバータと循環ループの 間にバッファをいれる回路構成とすれば、シフトレジス タとしての動作の安定化を図ることができる。

[0074]実施例4.以下、との発明の実施例を図に ついて説明する。図11は、本発明の固体撮像素子の垂 直電荷転送素子駆動回路を中心とした回路図である。図 において実施例1図6の分岐した出力部分のうち垂直電 荷転送素子のゲートへ入る出力部分にトランスファゲー ト80 (Q01T~Q24T) を設けた構成になってい る。この構成では、外部クロックのENがHレベルの時 だけ垂直電荷転送索子駆動回路と垂直電荷転送素子のゲ ート電極が接続され、クロックφENがLレベルのとき は垂直電荷転送素子駆動回路と垂直電荷転送素子のゲー 20 ト電極が電気的に分離された状態になる。このように垂 直電荷転送素子のゲートへ入る出力部分にトランスファ ゲート80を配置することにより、垂直電荷転送素子の ゲート電極 (例えば図1の120a~120x、220 a~220x、320a~320x) と画素内のトラン スファゲートのゲート電極(図示せず)とを共通のゲー ト電極で構成することができ、画素列の選択と垂直電荷 転送素子の駆動を共通の配線により共通のクロック信号 を用いて行うことが可能になる。

【0075】また、上記実施例は実施例1を基本とし、 これにトランスファゲート80を設けた構成としている が、実施例2、実施例3を基本とし、これらにトランス ファゲート80を設けた構成としてもよい。実施例2に トランスファゲートを付加した例を図12に示す。

[0076] 実施例5.以下、この発明の実施例を図に ついて説明する。図13は、本発明の固体撮像素子の垂 直電荷転送索子駆動回路を中心とした回路図である。図 において実施例1図6の分岐した出力部分のうち垂直電 荷転送素子のゲートへ入る出力部分にインバータ90が 配置され、この実施例ではシフトレジスタの出力は追加 40 したこのインバータを通して出力されている。換言する と、実施例4のトランスファゲートに代わってインバー タが配置されている。本例ではさらに一段インバータを 介して出力するためにリセットトランジスタの接続を変 更している。追加したインバータの電源はシフトレジス タの電源VDDとは別の電源VCHを用いている。これ は、垂直電荷転送素子の駆動は負荷容量を充放電する電 圧が低いほど低消費電力化できるが、シフトレジスタの 動作には安定動作のために或る程度高い電圧が必要なた め、シフトレジスタ部と負荷を直接駆動するドライバ部 50 は"L"となりチャンネルポテンシャルは浅くなる。次

の電源電圧を分け、VCHをできるだけ低くすること で、さらに低消費電力化を達成するものである。

[0077]上記実施例ではドライバ部はインバータ構 成となっているが、反転しない出力を得る回路を構成す ることも可能である。

【0078】また、上記実施例は実施例1を基本とし、 これにインバータ90を設けた構成としているが、実施 例2、実施例3を基本とし、これらにインバータ90を 設けた構成としてもよい。実施例2にトランスファゲー トを付加した例を図14に示す。

【0079】さらに、上記実施例はではインバータを付 加した例について示したが、駆動能力の大きなバッファ を付加しても同様な効果が得られることは言うまでもな

【0080】実施例6.以下、との発明の実施例を図に ついて説明する。図15は、本発明の固体撮像素子の垂 直電荷転送素子駆動回路を中心としたブロック図、及び 各タイミングにおける垂直電荷転送素子内のチャンネル ポテンシャル図である。図において、垂直電荷転送素子 駆動回路900はシフトレジスタを駆動させるパターン を垂直電荷転送素子駆動バターン保持回路1002を備 えている。

【0081】本実施例は循環ループで繰り返しパターン を用いる代わりに一水平期間の走査分の信号電荷を読み 出すのに必要な数のクロックを発生させるシフトレジス タの駆動バターンを外部記憶装置に備えたものである。 以下、動作について説明する。保持回路1002は、一 水平期間の走査分の垂直電荷転送素子駆動回路900の シフトレジスタの動作を決めるのに必要な分のクロック パターンを発生できるだけのデータを保持するものとす る。さらに、保持回路1002は、垂直電荷転送素子駆 動回路900のシフトレジスタの駆動クロックと同期し てクロックバターンを垂直電荷転送素子駆動回路900 のシフトレジスタに順次入力するものとする。例えば、 保持回路 1002のデータが"HHHHHHHHHL LHHHHHHHHHHLL" の場合、チャンネルポテ ンシャルは図15の通りとなる。但し、チャンネルポテ ンシャルはゲート電圧が"H"の時に低くなる。

【0082】まず、初期状態(前のサイクルの最終状 態)をも1とする。垂直電荷転送素子駆動回路900の シフトレジスタの初段には"H"が入力され、次のタイ ミングt2では垂直電荷転送素子駆動回路900のシフ トレジスタの初段の出力は"H"となり、このクロック が印加されたゲートの下のチャンネルポテンシャルは低 くなる。その後、保持回路1002からの入力に従って t3~t11のようにチャンネルポテンシャルが変化し た後、保持回路1002から"L"が入力されると次の タイミングt12では垂直電荷転送索子駆動回路900 のシフトレジスタの初段のゲートに印加されるクロック のタイミングt13ではt1と同じ状態に戻る。ここま での走査で信号電荷gは垂直電荷転送素子の半分の距離 を転送されたことになる。さらに、" HHHHHHH HHLL"の順に保持回路1002からデータが供給さ れるとt2~t13の状態を繰り返し、信号電荷 q は垂 直電荷転送索子の外部へ転送されるととになる。上記の 動作では1回(最低限)の転送であり、転送効率を向上 させるためにはさらにその駆動を繰り返せば良く、その 分だけ記憶装置1002の保持するデータを増やせばよ い。例えば、" HHHHHHHHHHLLHHHHHH 10 HHHHLLHHHHHHHHHHLLHHHHHHH HHHLL"というデータを保持していれば、2回分の 転送ができる。実際転送効率を考慮すると、少なくとも 2回分の転送(即ち、垂直方向に配置した光検出器の2 倍の個数のクロック発生分)が必要である。

【0083】保持回路1002はメモリと順次アドレス を変化させる回路の組み合せで構成することもできる し、初期状態設定回路付きのシフトレジスタにおいても 構成することができる。

【0084】また、上記実施例のように保持回路100 2の発生するクロックパターンがある周期で繰り返すよ うに設計する場合には、繰り返し周期分のデータだけを データとして保持し、保持回路1002内で循環させ て、例えば循環ループを用いて、出力させることもでき

【0085】なお、上記実施例は、通常の回路通り垂直 電荷転送索子駆動回路900のシフトレジスタの数は垂 直方向に配置した光検出器と一致するが、一水平期間の 走査分の信号電荷を読み出すのに必要なクロックを発生 させる数だけシフトレジスタを複数直列に配置してもよ 30 い。配置すべきシフトレジスタの数は転送効率と転送速 度等により決定され、繰り返し走査することにより信号 電荷は精度よく転送されていく。転送効率を考慮する と、このとき配置すべきシフトレジスタの個数は最低垂 直方向に配置した光検出器の2倍である。このように一 水平期間の走査分の信号電荷を読み出すのに必要なシフ トレジスタを備えることにより、一走査分は雑音の影響 を受けることはない。各帰線期間にリセットすれば、安 定してクロックを発生させることができる。

[0086]

【発明の効果】以上のように、本発明の請求項1におけ る固体撮像素子は、垂直電荷転送索子駆動回路を循環ル ープを有する複数段のシフトレジスタで構成したので、 シフトレジスタを駆動させるためのパターン入力を外部 から与えないで、シフトレジスタ駆動の繰り返しパター ンを得ることができ、低雑音化が図れ、入出力のピン数 が削減でき、低消費電力化が可能となる。

【0087】本発明の請求項2における固体撮像素子 は、請求項1において、垂直電荷転送素子駆動回路のシ たので、シフトレジスタを駆動させるためのパターン入 力を初期設定することができ、低雑音化と低消費電力化 が可能となる。

22

【0088】本発明の請求項3における固体撮像素子 は、請求項2において、シフトレジスタが、第1のクロ ックで動作する第1のトランスファゲート、該第1のト ランスファゲートに接続される第1のインパータ、第2 のクロックで動作する第2のトランスファゲート、及び **該第2のトランスファゲートに接続され該第2のトラン** スファゲートにより前記第1のインバータの出力が入力 制御される第2のインバータを備え、シフトレジスタ初 期状態設定回路がトランジスタから構成され、該トラン ジスタの一端が前記シフトレジスタの第1のトランスフ ァゲートと第1のインバータに接続され、他の一端が初 期設定すべき状態に対応した電源に接続され、前記2つ の端子の導通を制御するゲートが第3のクロックに接続 されるので、必要とされる外部クロックが少なく、低雑 音化と低消費電力化が可能となる。

【0089】本発明の請求項4における固体撮像素子 は、請求項3において、各段のシフトレジスタの出力か ら構成されるクロックパターンの1サイクルを構成する 複数段のシフトレジスタのうち、連続する少なくとも2 段のシフトレジスタの初期状態設定回路の電位を他の段 とは異なる電位としたので、シフトレジスタの駆動によ り少なくとも2段分電位の異なるクロック信号を発生し これが順次次段に伝達されるので、高効率電荷転送が可 能となり、またこのクロック信号により駆動するゲート 数が少なくしかも多相のクロック信号を発生することが でき、低電力化が可能となる。

【0090】本発明の請求項5における固体摄像素子 は、請求項1において、循環ループにシフトレシスタの 初期状態の設定を行うパターンを循環ループ外の回路か ら入力するための切替手段を設けたので、切替手段を制 御するだけで、任意のパターンを循環ループ内のシフト レジスタに入力することができ、低雑音化が可能とな る。

[0091]本発明の請求項6における固体撮像素子 は、 請求項5 において、シフトレジスタの初期状態を設 定するバターンを循環ループ外の回路から入力するため の切替手段を、循環ループに設けた第1のMOSトラン ジスタと、該第1のMOSトランジスタと該シフトレジ スタの初段入力との間に設けられ外部からのパターン入 力を制御する第2のMOSトランジスタとで構成したの で、少ないクロック信号を付加すれば簡便な構成で切替 が可能となり、低電力化が図れる。

【0092】本発明の請求項7における固体撮像素子 は、請求項6において、外部から入力されるパターンと して、パターン記憶部に格納したシフトレジスタの初期 状態設定パターンを用いたので、任意に形成したパター フトレジスタにシフトレジスタ初期状態設定回路を備え 50 ンを容易にシフトレジスタに入力することができ、低雑 音化と低電力化が可能となる。

[0093] 本発明の請求項8における固体撮像素子は、請求項1万至7において、シフトレジスタの各段の出力を並列に分岐した一方の出力を、前記シフトレジスタ内のインバータより駆動能力の大きいインバータまたはバッファを介して垂直電荷転送素子ゲートへ出力したので、安定動作を得るためにある程度高い電圧が必要なシフトレジスタ部と垂直電荷転送素子ゲートへの低電圧出力部(ドライバ部)とを分けて構成することができ、低電力化が可能となる。

23

【0094】本発明の請求項9における固体撮像素子は、請求項1乃至8において、シフトレジスタの各段の出力を並列に分岐した一方の出力を、トランスファゲートを介して垂直電荷転送素子ゲートへ出力したので、外部クロックによりトランスファゲートを制御することでシフトレジスタの各段の出力の垂直電荷転送素子ゲートへの送出を制御でき、ゲート等回路素子の低減が可能となりその結果低電力化が可能となる。

[0095] 本発明の請求項10における固体撮像素子は、請求項1乃至9において、最終段のシフトレジスタ 20の中で最終段に配置されたインバータの駆動能力を、他の各段のシフトレジスタのそれぞれ最終段に配置されたインバータの駆動能力より高くしたので、循環ループに連結する最終段のシフトレジスタの中の最終段に配置されたインバータの負荷を安定に負うことができ、遅延や誤動作のないシフトレジスタを提供できる。

[0096]本発明の請求項11における固体撮像素子は、請求項1乃至9において、最終段のシフトレジスタの中で最終段に配置されたインバータの後段に該インバータより駆動能力の高いバッファを用いたので、循環ル 30ープに連結する最終段のシフトレジスタの中の最終段に配置されたインバータの負荷を安定に負うことができ、遅延や誤動作のないシフトレジスタを提供できる。

【0097】本発明の請求項12における固体撮像素子は、2次元に蓄積された信号電荷を一走査分を読み出すのに必要な数の垂直電荷転送素子駆動用クロックを発生させる手段を備えたので、外部クロックの数を減らすことができ、低雑音化が可能となる。

【0098】本発明の請求項13における固体撮像素子は、2次元に蓄積された信号電荷を一走査分を読み出す 40のに必要な数の垂直電荷転送素子駆動用クロックを発生させる手段としてシフトレジスタ駆動パターン保持回路を用いたので、簡便な方法で外部クロックの数を減らすことができ、低雑音化が可能となる。

【0099】本発明の請求項14における固体損像素子は、2次元に蓄積された信号電荷を一走査分を読み出すのに必要な数のシフトレジスタを直列に接続して構成したので、外部クロックの数を減らすことができ、低雑音化が可能となる。

[0100] 本発明の請求項15における固体撮像素子 50 直電荷転送素子駆動回路である。

の駆動方法は、垂直電荷転送素子駆動回路に備わる複数 段のシフトレジスタを初期設定した後、外部クロックに より顔次そのバターンを次段のシフトレジスタへの送出 するとともに各段の出力を垂直電荷転送素子のゲート電 極駆動信号に用い、最終段のシフトレジスタの出力を初 段のシフトレジスタへの入力としてシフトレジスタの駆 動バターンを循環させたので、高効率電荷転送が達成で きるとともに、バターン入力に起因した雑音発生がなく なり、また多くの外部クロックを必要としないので、低 消費電力化が可能となる。

【0101】本発明の請求項16における固体撮像素子の駆動方法は、請求項15において、外部クロックによりシフトレジスタの入力段をリセットする第1のステップを、電源の投入時、垂直帰線期間または水平帰線期間に行うので、リセット用外部クロックに起因する雑音が発生しても、画像に影響を与えることはない。

【0102】本発明の請求項17における固体撮像素子の駆動方法は、請求項15において、第1のステップで連続する少なくとも2段のシフトレジスタにおいてリセットされ設定される電位が、他の段と異なる電位であるので、異なる電位でリセットされたシフトレジスタからは異なるクロック信号が発せられ、この異なるクロック信号により垂直電荷転送素子に任意のポテンシャル井戸を形成することができ、電荷転送効率の向上や信号電荷蓄積面積の確保、低雑音化が可能となる。

【0103】本発明の請求項18における固体撮像素子の駆動方法は、請求項15万至17において、第4のステップにおいて、各段のシフトレジスタの第2のインバータの出力の一方を、トランスファゲートを介して垂直電荷転送素子ゲートへ入力し、画素列選択回路が動作している間は前記トランスファゲートをオフ状態としたので、前記トランスファゲートと画素列選択回路の駆動クロックを共有でき、垂直電荷転送素子駆動回路と垂直電荷転送素子のゲート電極を電気的に完全に分離したり接続したり制御することが可能となる。

【図面の簡単な説明】

【図1】 この発明の実施例1による固体撮像素子の垂 直電荷転送素子および垂直電荷転送素子駆動回路の構成 を示すブロック図である。

【図2】 との発明の固体撮像素子の画素列選択回路と トランスファゲートの接続を示す図である。

[図3] との発明の固体撮像素子の垂直電荷転送素子 駆動回路と垂直電荷転送素子のゲート電極の接続を示す 図である。

[図4] 図1の固体撮像素子の各タイミングにおける 垂直電荷転送紫子内のチャネルポテンシャル図である。

[図5] 図4の垂直電荷転送素子駆動回路の発生する クロックするクロックタイミング図である。

【図6】 との発明の実施例1による固体撮像素子の垂 南電売を送来子取動向路である

【図7】 との発明の実施例2による固体撮像素子の垂 直電荷転送素子および垂直電荷転送素子駆動回路のブロ ック図である。

25

【図8】 この発明の他の実施例による固体撮像素子の 垂直電荷転送索子駆動回路のブロック図である。

【図9】 図7、8に示す垂直電荷転送素子駆動回路の 動作を説明するクロックタイミング図である。

【図10】 との発明の実施例3による固体撮像素子の 垂直電荷転送索子および垂直電荷転送索子駆動回路の構 成を示すブロック図である。

【図11】 との発明の実施例4による固体撮像素子の 垂直電荷転送素子駆動回路である。

【図12】 との発明の実施例4による別の固体撮像素 子の垂直電荷転送素子駆動回路である。

【図13】 との発明の実施例5による固体撮像素子の 垂直電荷転送素子駆動回路である。

【図14】 この発明の実施例5による別の固体撮像素 子の垂直電荷転送索子駆動回路である。

【図15】 との発明の実施例6による固体撮像素子の 構成を示すプロック図及び各タイミングにおける垂直電 20 220、220a~220x トランスファゲート 荷転送素子内のチャンネルボテンシャル図である。

【図16】 従来の固体撮像素子の構成を示すブロック 図である。

【図17】 従来の固体撮像索子の画素列選択回路とト ランスファゲートの接続を示す図である。

【図18】 従来の固体撮像素子の垂直電荷転送素子駆 動回路と垂直電荷転送索子のゲート電極の接続を示す図 である。

【図19】 従来の固体撮像素子の画素列選択回路が発 生するクロックのタイミング図である。

【図20】 従来の固体撮像素子の垂直転送の動作を説 明するポテンシャル図である。

【図21】 従来の固体撮像素子の垂直電荷転送のポテ ンシャル図を説明するためのクロックタイミング図であ

【図22】 従来の固体撮像素子の垂直電荷転送素子駆 動回路を示す回路図である。

【図23】 従来の固体撮像素子の垂直電荷転送素子駆 動回路を動作させるクロックのクロックタイミング図で

【図24】 従来の固体撮像素子の他の垂直電荷転送動 作を説明するポテンシャル図である。

【図25】 図24の動作に用いる垂直電荷転送案子駆 動クロックタイミング図である。

【符号の説明】

10 CMOSインバータ(pチャンネルMOSトラン ジスタ (Q012、Q022、・・・、Q242, Q0 15、Q025、・・・、Q245)とnチャンネルM OSトランジスタ (Q013、Q023、・・・、Q2 構成される)

20 トランスファゲート (nチャンネルMOSトラン ジスタ Q011、Q021、・・・、Q241、Q0 14, Q024, · · · , Q244)

30 J-F(N01~N24)

40 リセット用トランジスタ(nチャンネルMOSト ランジスタ Q01R、Q02R、・・・、Q24R)

60 MOSトランジスタ(Qsc)

70 MOSトランジスタ(Qpi)

10 80 トランスファゲート(nチャンネルMOSトラン ジスタ Q01T~Q24T)

90 インパータ (pチャンネルMOSトランジスタ (Q017、Q027、・・・、Q247) nチャンネ ルMOSトランジスタ(Q018、Q028、・・・、 Q248)とから構成される)

110、110a~110x 光検出器

210、210a~210x 光検出器

310、310a~310x 光検出器

120、120a~120x トランスファゲート

320、320a~320x トランスファゲート

130、230、330 垂直電荷転送索子

230a~230x、330a~330x 垂直電荷転 送索子ゲート電極

140、240、340 蓄積ゲート

150、250、350 蓄積制御ゲート

500 水平CCD

501 水平CC

Dゲート電極

600 プリアンプ

30 700 出力

800 画素列選択回路 801~808 画素選 択回路の各1段

900 垂直電荷転送索子駆動回路

900a~900x 垂直電荷転送索子駆動回路各段

1000 垂直電荷転送索子駆動回路初期状態設定回路

1001 垂直電荷転送素子駆動用パターン記憶装置

1002 垂直電荷転送素子駆動用バターン保持回路

1100 循環ループ構成配線

1301~1324 垂直電荷転送索子ゲート電極

2111~2118, 2211~2218, 2311~

2318 光検出器

2121~2128 トランスファゲート

2221~2228 トランスファゲート

2321~2328 トランスファゲート

2130、2230、2330 垂直電荷転送素子

2140、2240、2340 蓄積ゲート

2150、2250、2350 蓄積制御ゲート

2500 水平CCD

2501 水平C

CDゲート電極

43. Q016、Q026、・・・、Q246)とから 50 2600 プリアンプ

2700 出力

2800 画素列選択回路

2801~2808

画素選択回路の各1段

2900 垂直電荷転送索子駆動回路

*2901~2908 垂直電荷転送索子駆動回路各段

2131~2138 垂直電荷転送索子ゲート電極


2231~2238 垂直電荷転送索子ゲート電極

2331~2338 垂直電荷転送累子ゲート電極

[図2]


【図1】

27





3 2 0 b 8006 220c 3 2 0 c 800W


[図3]





[図4]



















【図19】




【図20】









【図22】



【図25】



[図24]



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分

【発行日】平成13年4月20日(2001.4.20)

[公開番号]特開平8-237551

【公開日】平成8年9月13日(1996.9.13)

[年通号数]公開特許公報8-2376

(出願番号)特願平7-35126

【国際特許分類第7版】

HO4N 5/335

H01L 27/148

[FI]

HO4N 5/335 I

H01L 27/14 E

【手続補正書】

[提出日] 平成12年4月19日(2000.4.1 9)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項12

【補正方法】変更

【補正内容】

【請求項12】 光検出器が2次元に配列した光検出器 アレイと、前記光検出器に蓄積された信号電荷を画素列 選択回路により選択された光検出器毎に垂直電荷転送素 子駆動回路によって順次読み出す垂直電荷転送素子とを 備えた固体撮像素子であって、一水平帰線期間内に1本 または1組の水平ライン毎に光検出器に蓄積された信号 電荷を垂直電荷転送素子に読みだし、前記垂直電荷転送 素子内に読み出された信号電荷を前記水平帰線期間に続 く水平期間に光検出器アレイの外部に転送するように動 作する固体撮像素子において、垂直電荷転送素子駆動回 路が、クロックで動作するトランスファゲート、該トラ ンスファゲートに接続されるインバータにより各段が構 成される複数段のシフトレジスタ、該シフトレジスタか ら発生される垂直電荷転送索子駆動用のクロックの数が 2次元に蓄積された信号電荷を水平期間に一走査分を読 み出すのに必要な数であって、少なくとも垂直方向に配 置した光検出器の個数よりも多い数のクロックを発生さ せる手段を備えたことを特徴とする固体撮像素子。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項14

【補正方法】変更

【補正内容】

【請求項14】 垂直電荷転送索子駆動回路の垂直電荷 転送索子駆動用のクロックを発生させる手段が、2次元 に蓄積された信号電荷を水平期間に一走査分を読み出す のに必要な数であって、少なくとも垂直方向に配置した 光検出器の個数<u>よりも多い</u>数のシフトレジスタを直列に 接続して構成されることを特徴とする請求項12 に記載 の固体撮像素子。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

【0027】請求項12の発明に係わる固体撮像素子 は、光検出器が2次元に配列した光検出器アレイと、前 記光検出器に蓄積された信号電荷を画素列選択回路によ り選択された光検出器毎に垂直電荷転送素子駆動回路に よって順次読み出す垂直電荷転送索子とを備えた固体撮 像素子であって、一水平帰線期間内に1本または1組の 水平ライン毎に光検出器に蓄積された信号電荷を垂直電 荷転送索子に読みだし、前記垂直電荷転送索子内に読み 出された信号電荷を前記水平帰線期間に続く水平期間に 光検出器アレイの外部に転送するように動作する固体撮 像素子において、垂直電荷転送素子駆動回路が、クロッ クで動作するトランスファゲート、該トランスファゲー トに接続されるインバータにより各段が構成される複数 段のシフトレジスタ、該シフトレジスタから発生される 垂直電荷転送索子駆動用のクロックの数が2次元に蓄積 された信号電荷を水平期間に一走査分を読み出すのに必 要な数であって、少なくとも垂直方向に配置した光検出 器の個数よりも多い数のクロックを発生させる手段を備 えたものである。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正内容】

【0029】請求項14の発明に係わる固体摄像素子は、請求項12において、垂直電荷転送素子駆動回路の

垂直電荷転送素子駆動用のクロックを発生させる手段が、2次元に蓄積された信号電荷を水平期間に一走査分を読み出すのに必要な数であって、少なくとも垂直方向

に配置した光検出器の個数<u>よりも多い</u>数のシフトレジスタを直列に接続して構成されることを規定するものである。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.